МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ «ЛЬВІВСЬКА ПОЛІТЕХНІКА» Кафедра безпеки інформаційних технологій / КУРСОВА РОБОТА з дисципліни: «Комп’ютерні методи високорівневого проектування пристроїв захисту» на тему: «РОЗРОБЛЕННЯ ТА СИНТЕЗ VHDL – МОДЕЛЕЙ ЕЛЕМЕНТІВ ПРИСТРОЇВ ЗАХИСТУ ІНФОРМАЦІЇ»  ЗМІСТ ЗМІСТ 2 Завдання 3 Розділ 1. Аналіз основних принципів побудови та реалізації пристрою в ПЛІС 3 Розділ 2. Опис алгоритму шифрування AES-256 та режимів обробки даних: CTR, СFB, ECB 7 Розділ 3. Розробка архітектури пристрою та його структурної схеми на рівні міжрегістрових передач 13 Розділ 4. Опис розробки VHDL-моделей компонент пристрою та VHDL-моделі пристрою в цілому 14 Розділ 5. Опис розробки системи шифрування для виконання тестування пристрою 23 Висновок 26 Перелік наукових першоджерел 27  Завдання Відповідно до НЗК (номера залікової книжки) визначити варіант завдання наступним чином: (ab mod 25 + 1),ab - дві останні цифри НЗК. Варіанти завдань подано в таблиці нижче. Виконати архітектурне проектування та розробити VHDL-модель пристрою реалізації заданих завданням режимів обробки даних. Як модуль шифрування використати імітаційну модель пристрою, що виконує заданий завданням алгоритм симетричного блокового шифрування. Розробити систему тестування та з її допомогою виконати функціональну симуляцію розробленої VHDL-моделі пристрою. Для магістрів – виконати синтез розробленої VHDL-моделі пристрою в ПЛІС за власним вибором, а також виконати часову симуляцію розробленої VHDL-моделі пристрою з допомогою розробленої системи тестування. Номер залікової книжки: 459388 ab mod 25 + 1 = 88 mod 25 + 1= 13 + 1 = 14 Варіант Алгоритм СБШ Режими обробки даних  14 AES-256 CTR, СFB, ECB   Розділ 1. Аналіз основних принципів побудови та реалізації пристрою в ПЛІС 1.1. Етапи проектування програмних моделей процесорів на рівні міжрегістрових передач та їх реалізація у ПЛІС Етапи проектування програмних моделей процесорів на рівні міжрегістрових передач та їх реалізації у програмованих логічних інтегральних схемах (ПЛІС) зображено на рис. 1.
Рис. 1. Етапи проектування програмних моделей процесорів на рівні міжрегістрових передач та їх реалізації у програмованих логічних інтегральних схемах Структура процесора визначається під час його функціональної декомпозиції: кожен з модулів процесора повинен бути функціонально незалежним. В загальному критеріями якості розбиття схеми на модулі є функціональна незалежність модулів та кількість міжмодульних з’єднань (чим менше - тим краще). Розробник, володіючи методикою проектування програмних моделей процесорів мовами опису апаратних засобів, створює якісну програмну модель. Під час розробки програмної моделі та після її закінчення проводиться функціональна симуляція, яка дає змогу виявити помилки, відлагодити роботу процесора та підтвердити його відповідність технічному завданню. Для ефективного тестування окремих компонент та всієї програмної моделі процесора розробляють системи тестування. Система тестування - це спеціальне середовище (модель), у яке поміщається пристрій для тестування і яке імітує роботу реальної системи, у якій буде працювати надвелика інтегральна схема. Архітектура системи тестування розробляється відповідно до вимог конкретного пристрою для тестування. Помилки, що виявляються на етапі функціональної симуляції, усуваються шляхом модифікації програмної моделі процесора на етапі його опису мовою опису апаратних засобів. Такі помилки усуваються найлегше, проте інколи це вимагає змін в архітектурі процесора. Після функціональної симуляції проводиться логічний синтез програмної моделі процесора у ПЛІС. На цьому етапі код з мови опису апаратних засобів транслюється у код, який використовується як вхідний при програмуванні кристалу. На етапі логічного синтезу процесора у ПЛІС отримуються його характеристики - частота роботи та розмір на кристалі (затрати обладнання). Таким чином розробник може визначити, чи задовольняє розробка вимоги т...